今天，據《人民日報》報導，華為公司董事、半導體業務部總裁何庭波在2026國際電路與系統研討會上，正式發表“韜（τ）定律”。這也是被業界譽為“華為晶片女皇”的何庭波，今年首次公開演講。

“韜（τ）定律”是中國在全球半導體領域首次提出指導產業發展的新原則。基於該定律，華為過去六年已成功設計並量產了381款晶片。今年秋季，華為將發佈新的麒麟手機晶片，完整採用邏輯折疊技術，大幅提升相關性能。

“韜定律”提出以“時間縮微”替代“幾何縮微”，以系統性降低時間常數（韜τ）為目標，通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提升電晶體密度，實現半導體與電子系統的持續演進。預計到2031年，基於該定律的高端晶片電晶體密度將達到1.4納米制程的同等水準。

“韜定律”構建了貫穿器件、電路、晶片到系統層面的多層級協同優化體系：

（1）器件層面：通過優化電晶體和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數τ；

（2）電路層面：通過邏輯折疊技術突破傳統平面佈局的物理邊界，顯著縮短關鍵路徑的走線長度並有效降低信號傳播的電阻和電容負載，實現電晶體密度和電路性能大幅提升；

（3）晶片層面：通過“軟體、架構、晶片”的全棧軟硬芯協同設計，基於實際工作負載實現指令流和數據流的細粒度控制，提高系統級並行度和效率，大幅降低端到端執行時間；

（4）系統層面：定義靈衢匯流排，重構計算系統互聯協議，實現超節點的統一記憶體編址和原生記憶體語義，大幅降低系統通信時延。

近年來，摩爾定律面臨物理極限和經濟效益雙重挑戰。隨著電晶體“幾何縮微”放緩，成本紅利逐漸消退，如何跨越傳統工藝路徑的局限，探索出一條全新的可持續演進路線，以滿足當下呈指數級攀升的計算性能需求，已成為全球半導體行業亟待攻克的共同難題。

針對半導體行業未來的發展，何庭波說道：“未來一定屬於開放合作。在‘韜定律’的路徑下，我們期待與全球科學家、工程師和產業夥伴緊密合作，共同推動半導體與電子產業持續發展。”

來源：中國芯東西