10月13日，華為在上海練秋湖研發中心舉行麒麟晶片技術交流會。華為半導體業務無線終端晶片產品管理部部長徐松餘介紹了華為首款採用邏輯折疊技術的韜晶片麒麟9050系列，並透露，2027年麒麟晶片已進入測試階段，目前測試結果符合預期。

這也意味著華為採用邏輯折疊技術的晶片已經能夠保證產品持續演進。

“其實在探索邏輯折疊的初期，我們是很不確定的，因為業界從來沒有人做過，連工具也沒有，到底能不能拿到收益，能不能實現高良率的量產，都是不確定的。”徐松餘表示，隨著探索推進，各階段結果均符合甚至超出預期。

麒麟晶片是構築華為終端產品競爭力的“重要武器”，麒麟晶片能否持續演進至關重要。

2020年麒麟9000推出後，華為晶片業務遭遇供應限制，直至2023年8月，搭載麒麟晶片的手機才得以重新回歸市場。華為披露，自2023年以來，基於麒麟晶片的終端產品累計發貨量已超過1億部。

10月1日，華為正式發佈秋季旗艦機型華為發佈的秋季旗艦機型Mate 90 Pro Max典藏版，搭載華為麒麟9050 Pro晶片。

華為在現場展示了麒麟9050 Pro晶片的超大展示模型。

徐松餘表示，麒麟9050系列首次實現邏輯折疊技術量產，將多顆裸片（DIE）作為一個完整晶片進行協同設計，以縮短信號走線、提升電晶體密度，並改善性能與能效。

華為公佈的數據顯示，麒麟9050系列電晶體密度提升53.5%，麒麟9050 Pro的CPU大核能效提升41%，NPU算力提升140%。

與傳統晶片主要依靠電晶體尺寸縮小來提升集成度不同，邏輯折疊嘗試通過裸片（DIE）堆疊及高密度互聯，優化晶片內部電路的佈局和連接方式，縮短信號傳輸路徑，從而提升集成密度和數據傳輸效率。

混合鍵合是實現高密度晶片互聯的重要技術之一。鍵合間距縮小，意味著單位面積內有望佈置更多連接通道，從而提升裸片之間的數據傳輸能力。

“麒麟9050 Pro目前的混合鍵合間距為1.5微米，華為計畫在2027年進一步縮小至1微米，並探索更多層的邏輯折疊。”徐松餘表示，混合鍵合間距持續縮小，有助於形成更多高速通道、實現更多邏輯折疊，這一過程離不開產業鏈合作夥伴的支持。

徐松餘也坦言，韜路徑未來的發展還有眾多挑戰，包括工具鏈和方法論、工藝差異補償、跨層互聯開銷優化、能耗控制、基準測試方法等，並呼籲產業界與學術界開放合作。

對於華為而言，麒麟9050系列的意義不僅在於單代晶片性能提升，也在於邏輯折疊開始進入量產實踐。隨著2027年麒麟晶片進入測試階段，這一路線能否持續轉化為高端手機的性能與能效優勢，仍有待後續產品驗證。

來源：中國澎湃新聞